



第8章 输入输出系统






8.1 外围设备的定时方式和 信息交换方式



计算机组成



- **Datapath:** 完成算术和逻辑运算，通常包括其中的寄存器。
- **Control:** CPU的组成部分，它根据程序指令来指挥datapath, memory以及I/O运行，共同完成程序功能。
- **Memory:** 存放运行时程序及其所需要的数据的场所。
- **Input:** 信息进入计算机的设备，如键盘、鼠标等。
- **Output:** 将计算结果展示给用户的设备，如显示器、磁盘、打印机、喇叭等。




输入输出系统的组成

■ I/O管理软件（驱动程序）

■ I/O接口

■ I/O设备控制器


■ I/O设备（外围设备）





CPU与外设的连接

- CPU直接访问的寄存器称为I/O端口（Port），按传送数据的类型分为数据口、状态口和控制口






I/O端口的编址方式

■ 统一编址方式（也称为存储器映射）

- ◆ 存储器地址与I/O端口地址共用一个地址空间。访问存储器与访问I/O端口使用同类型指令。I/O空间和存储器空间可以是交错的


■ 独立编址方式（也称为I/O映射）

- ◆ 存储器地址与I/O端口地址各有自己独立的地址空间。有专门的I/O指令




例：
MOV A, (0100H)

统一编址



例：8086
IN AL, 20H
OUT DX, AL



独立编址





CPU与外设之间的定时

- 外设种类繁多，存在以下几种情况：
 - ◆ 不同类型的外设数据传输速率差别很大
 - ◆ 同一种设备在不同时刻传输速率也可能不同

- 高速CPU与速度参差不齐的外设怎样在时间上同步呢？
 - ◆ 解决办法时在CPU和外设之间数据传送时选择适当的定时方式





I/O接口与外设间的数据传送方式

- 速度极慢或简单的外设
 - ◆ CPU可以直接发送或接收数据，称为无条件传送方式
- 慢速或者中速的设备
 - ◆ 可采用应答方式（异步传送方式）
- 高速外设
 - ◆ 可采用同步传送方式





CPU与外设之间的数据传送


- 无条件传送方式（简单I/O方式）
- 程序查询（**Polling**）方式
- 程序中断方式
- 直接存储器存取（**DMA: Direct Memory Access**）方式
- 通道方式





1.无条件传送方式

- 最简单的输入输出方式
- CPU认为外设始终处于就绪状态，直接通过数据口输入或输出数据
- 特点是：
 - ◆ 接口电路简单，硬件成本低
 - ◆ 可能出现丢失数据、覆盖数据或重复输入的情况





2. 程序查询方式



- 简单的输入输出方式
- 程序根据查询到的外设状态，控制数据何时进行输入输出操作
- 特点是：
 - ◆ CPU需要不断地查询并等待相对慢速的外设
 - ◆ 效率低，CPU与外设不能并行工作
 - ◆ 接口电路简单，硬件开销小





3. 程序中断方式


当外设需要CPU服务时，通过接口向CPU发出中断请求。CPU在当前机器指令执行完毕后暂停正在执行的主程序，转去执行中断服务程序，待中断服务程序执行完毕，再返回到原程序继续执行。





4. DMA方式


- 直接存储器访问DMA（Direct Memory Access）方式是为在主存储器与I / O设备间高速交换批量数据而设置的。
- 基本思想是：通过硬件控制实现主存与I / O设备间的直接数据传送，在传送过程中无需CPU的干预。数据传送是在DMA控制器控制下完成的
- 优点：速度快





5. 通道方式

- 通道是一种具有特定功能的简单处理器，它有专用的指令和程序，专门负责数据输入输出控制和管理
- 通道与CPU分时使用主存，实现CPU内部处理与I/O设备并行工作







8.2 程序查询方式






1. 查询传送方式





多台外设的程序查询过程






8.3 程序中断方式





中断的概念

- 中断（Interrupt）是指CPU暂停当前程序的执行，转去处理随机发生的紧急事件，处理完后再返回原程序中断位置继续执行的技术
- 中断系统是计算机实现中断功能的软硬件总称，一般包括：
 - ◆ 在CPU中设置的中断机构
 - ◆ 在系统中设置的中断控制器
 - ◆ 在软件上设置相应的中断服务程序





中断方式的典型应用

- 以中断方式实现CPU与外界进行信息交换的握手联络，实现CPU与外设的并行工作
- 故障处理
- 实时处理
- 程序调度
- 软中断（程序自愿中断）





中断处理过程

■ 外设发中断请求

■ 中断排队与判优

■ 中断响应

◆ 暂时中断当前程序的执行，发出中断响应信号

◆ 关中断

◆ 保存返回地址（断点）

◆ 查找中断源，转该中断源对应的中断服务程序

■ 中断处理


◆ 保护现场

◆ 设备服务

◆ 恢复现场

◆ 开中断

◆ 中断返回





中断源

- 中断源：能够向CPU发出中断请求的部件（事件）
- 常见中断源有：
 - ◆ 输入、输出设备中断。如键盘、打印机等工作过程中已做好接收或发送准备
 - ◆ 数据通道中断。如磁盘、磁带等要同主机进行数据交换
 - ◆ 实时时钟中断
 - ◆ 故障中断。例如电源掉电、设备故障等要求CPU进行紧急处理等
 - ◆ 系统中断。如运算过程出现溢出、数据格式非法，数据传送过程出现校验错，控制器遇到非法指令等等
 - ◆ 断点中断。为了调试程序而设置的中断





中断源的识别

- 如何确定哪一个中断源发出的中断请求，并转入被响应的中断服务程序入口地址，是中断处理必须要解决的问题

识别中断源：

方法1. 使用**中断控制器**，识别哪个设备发出的中断

方法2. 单级中断方式下，使用**串行排队链**电路实现具有公共请求线的中断源判优识别


转中断服务程序：

方法1. 预先规定中断服务程序的入口地址

方法2. 获取中断向量，通过查表方式找到入口地址



基于中断向量的中断源识别





中断服务程序入口的获取

向量中断


用中断向量号查中断向量表获取中断服务程序的入口地址

中断服务程序入口地址0
中断服务程序入口地址1
中断服务程序入口地址2
.....
.....
.....
中断服务程序入口地址254
中断服务程序入口地址255

中断向量表

查询中断


预先规定中断服务程序的入口地址



中断方式的基本I/O接口


- RD: 准备就绪
- EI: 允许中断
- BS: 忙
- IM: 中断屏蔽
- IR: 中断请求

当EI=1, IM=0时
响应中断请求。
EI和IM可以通过
软件进行设置




中断处理策略 - 单级中断

- 当响应某一中断请求时，在执行中断服务程序的过程中，不允许其他中断源再次打断中断服务程序。即中断响应不允许嵌套。






串行链式排队电路及中断向量的产生






中断处理策略 - 多级中断

- 多级中断通常称为**中断嵌套方式**
- 优先权高的中断级可以打断优先权低的中断服务程序，中断服务程序以嵌套方式进行工作





一维、二维多级中断结构






说明

- 一个系统有 n 级中断，则CPU中有 n 个IR， n 个IM，某级中断被响应后，则关闭本级和低于本级的IM（即：对应的IM置1），即允许更高级的中断
- 多级中断可以嵌套，但同一级的中断不允许嵌套
- 中断响应时，确定哪一级中断和中断源采用硬件实现。这里采用独立请求方式+链式查询方式（串行链式排队）相结合的方式
- 使用堆栈保存现场（包括IM）



独立请求方式的优先级排队逻辑





例1


如图所示的二维中断系统。请问：

- (1)在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。
- (2)若CPU现执行设备B的中断服务程序，IM2，IM1，IM0的状态是什么？如果CPU执行设备D的中断服务程序，IM2，IM1，IM0的状态又是什么？
- (3)每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么办法可达到目的？
- (4)假如设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？






例1图



(a) 多级中断示意图



(b) 一维、二维多级中断结构





例1解

- (1)在中断情况下，CPU的优先级最低。各设备的优先次序是： $A \rightarrow B \rightarrow C \rightarrow D \rightarrow E \rightarrow F \rightarrow G \rightarrow H \rightarrow I \Rightarrow \text{CPU}$
- (2)执行设备B的中断服务程序时 $IM_2IM_1IM_0=111$ ；执行设备D的中断服务程序时， $IM_2IM_1IM_0=011$
- (3)每一级的IM标志不能对某个优先级的个别设备进行单独屏蔽。可将接口中的EI（中断允许）标志清“0”，禁止设备发出中断请求
- (4)要使设备C的中断请求及时得到响应，可将设备C从第2级取出来，单独放在第3级上，使第3级的优先级最高，即令 $IM_3=0$ 即可





例2

- 参见例1所示的系统，只考虑A，B，C三个设备组成的**单级**中断结构，它要求CPU在执行完当前指令时对中断请求进行服务。假设：（1）CPU“中断批准”机构在响应一个新的中断之前，先要让被中断的程序的一条指令一定要执行完毕；（2） T_{DC} 为查询链中每个设备的延迟时间；（3） T_A ， T_B 和 T_C 分别为设备A，B和C进行服务所需的程序执行时间；（4） T_S ， T_R 为保存现场和恢复现场所需的时间；（5）主存工作周期为 T_M 。试问：就这个中断请求环境来说，系统在什么情况下达到中断饱和？





解

参阅中断处理流程，并**假设**执行一条指令的时间也为 T_M 。**假设**三个设备同时发出中断请求，那么依次分别处理设备A、设备B、设备C的时间如下：

$$t_A = T_{DC} + T_S + T_A + T_R + 2T_M$$

$$t_B = 2T_{DC} + T_S + T_B + T_R + 2T_M$$

$$t_C = 3T_{DC} + T_S + T_C + T_R + 2T_M$$

$2T_M$ 表示取指令并执行指令的时间

处理三个设备所需的总时间为： $T = t_A + t_B + t_C$

T 是达到中断饱和的最小时间，即中断极限频率为：

$$f = 1/T$$





动手做

单级中断系统中，中断服务程序执行顺序是（ ）

I.保护现场 II.开中断 III.关中断 IV.保存断点
V.中断事件处理 VI.恢复现场 VII.中断返回

A. I、V、VI、II、VII

B. III、I、V、VII

C. III、IV、V、VI、VII

D. IV、I、V、VI、VII



动手做

某设备中断请求的响应和处理时间为100ns，每400ns发出一次中断请求，中断响应所容许的最长延迟时间为50ns，则在该设备持续工作过程中CPU用于该设备的I/O时间占整个CPU时间百分比至少是

- A. 12.5%
- B. 25%
- C. 37.5%
- D. 50%





动手做

- 下列选项中，在I/O总线的数据线上传输的信息包括
 - I. I/O接口中的命令字
 - II. I/O接口中的状态字
 - III. 中断类型号
- A. 仅I、II
- B. 仅I、III
- C. 仅II、III
- D. I、II、III
- 响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括
 - I. 关中断
 - II. 保存通用寄存器的内容
 - III. 形成中断服务程序入口地址并送PC
- A. 仅I、II
- B. 仅I、III
- C. 仅II、III
- D. I、II、III





动手做

下列选项中，能引起外部中断的事件是

- A. 键盘输入
- B. 除数为0
- C. 浮点运算下溢
- D. 访存缺页





8.4 DMA方式





基本概念

- 直接存储器访问DMA是一种完全由硬件实现I/O交换的工作方式
- 在这种方式中，DMA控制器从CPU接管对总线的控制，**数据交换不经过CPU**，而直接在内存和I/O设备之间进行
- DMA控制器向内存发出地址和控制信号，并修改地址，对所传送的字的个数计数。用中断方式或状态位方式向CPU报告传送操作结束
- DMA方式的主要优点是速度快，能满足高速I/O设备传送的要求





DMA传送过程

1. 申请阶段

DMA控制器收到DMA传送请求后，向CPU发出总线请求信号，申请占用总线

2. 响应阶段

CPU响应总线请求，释放总线（即将三总线变为高阻），并回送总线应答信号，表示已让出总线

3. 数据传送阶段

DMA控制器收到总线应答信号后，占用总线，分别向存储器和外设发出读/写控制信号，完成数据传送操作，并修改地址记录传送字的个数


4. 传送结束阶段

在规定字数传送完后，DMA控制器以中断方式或状态位的方式向CPU报告传送操作结束，释放总线，CPU重新占用总线。





DMA方式的数据传送过程





DMA传送方式


- 成组传送方式（停止CPU访问内存）
- 周期窃取（挪用）方式
- 透明DMA方式（DMA与CPU交替访内存方式）





成组传送方式

- CPU响应总线请求并让出总线后，DMA控制器把一组数据传送完毕后，才把总线控制权交还给CPU。
- DMA传送过程中，CPU基本处于不工作状态或者说保持状态





特点

- 优点：控制简单，它适用于数据传输率很高的设备进行成组传送。
- 缺点：在DMA传送过程中，CPU没有总线控制权，无法处理紧急事件。
- 因此，成组传送的数据块不能太大





周期窃取（挪用）方式

- **DMA**控制器与主存储器之间传送一个数据，占用（窃取）一个**CPU**周期，即**CPU**暂停工作一个周期，然后继续执行程序
- **特点**：总线申请和归还存在过多的时间开销






DMA与CPU交替访内存方式

- 不需要总线使用权的申请、建立和归还过程，总线使用权是通过C1和C2分时进行的（ $C1+C2=\text{CPU周期}$ ）
- 这种传送方式也称为“透明的DMA”方式。CPU既不停止主程序的运行，也不进入等待状态
- 使用的前提条件：CPU的工作周期比内存存取周期长很多





DMA控制器的基本组成



教材图8.16有错





说明

- 内存地址计数器：内存当前地址指针。传送前，初值为内存缓冲区首地址，每传送一次数据，自动加1
- 字计数器：传送数据块长度计数，每传送一次数据，自动减1
- 数据缓冲寄存器：采用从存储器到存储器传送方式时，暂存每次传送的数据
- 控制/状态逻辑：完成控制功能
- 中断机构：传送结束信号。表示DMA传送过程结束。可用作向CPU发出传送结束请求。





DMA方式的I/O操作传送过程


传送一个数据块可以分为三个阶段：

- 预处理：CPU对DMA控制器初始化，设置传送方向和传送所需的相关参数，准备内存缓冲区中的数据。
- 数据传送：DMA控制器控制外设与内存缓冲区之间的数据交换。
- 后处理：主要是对内存缓冲区的处理（取走缓冲区中的数据或填入新数据）。
 - ◆ 若需要继续交换数据，则再次对DMA进行初始化
 - ◆ 若不需要交换数据，则停止外设
 - ◆ 若为出错，则转错误诊断及处理程序






DMA数据传送流程图



选择型和多路型DMA控制器


■ 选择型

- ◆ 在某一段时间内只能为一个设备服务
- ◆ 共用硬件



■ 多路型


- ◆ DMAC同时为多个慢速设备服务
- ◆ 多套硬件
- ◆ 各设备能以字节交叉方式进行数据传送





典型多路DMA芯片

- 八个独立的DMA通道
- 优先级：通道0最高，通道7最低
- 8个16位地址寄存器
- 8个8位传送长度寄存器，即最大数据块长度为256字节





动手做

下列关于硬件和异常/中断关系的叙述中，错误的是

- A. CPU在执行一条指令过程中检测异常事件
- B. CPU在执行完一条指令时检测中断请求信号
- C. 开中断时CPU检测到中断请求后就进行中断响应
- D. 外部设备通过中断控制器向CPU发中断结束信号



下列关于I/O控制方式的叙述中，错误的是


- A. 查询方式下，通过CPU执行查询程序进行I/O操作
- B. 中断方式下，通过CPU执行中断服务程序进行I/O操作
- C. DMA方式下，通过CPU执行DMA传送程序进行I/O操作
- D. 对于SSD、网络适配器等高速设备，采用DMA方式输入/输出






例3

下图中假设有磁盘、磁带、打印机三个设备同时工作。磁盘以 $30\mu\text{s}$ 的间隔向控制器发DMA请求，磁带以 $45\mu\text{s}$ 的间隔发DMA请求，打印机以 $150\mu\text{s}$ 间隔发DMA请求。根据传输速率，磁盘优先权最高，磁带次之，打印机最低，图中假设DMA控制器每完成一次DMA传送所需的时间是 $5\mu\text{s}$ 。若采用多路型DMA控制器，请画出DMA控制器服务三个设备的工作时间图。





工作时间图



分析:

控制器在T1时段首先为打印机服务。T2时段前沿磁盘、磁带**同时有请求**，先为优先权高的磁盘服务，后为磁带服务，每次服务传送一个字节。在120μs时间阶段中，为打印机服务只有一次(T1)，为磁盘服务四次(T2, T4, T6, T7)，为磁带服务三次(T3, T5, T8)。显然在这种情况下，DMA尚有空闲时间，说明控制器还可以容纳更多设备。





例题

某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。

- (1)在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？
- (2)当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）





解答1 (1)

(1) 已知CPU中断1次传输32位、外设的数据传输率 r 为0.5MB/s，则每秒钟中断的次数为：

$$n_{\text{int}} = r / 4B = 0.5/4 \times 10^6 \text{ 次}$$

已知 $I_N = (18+2) = 20$ 、 $CPI = 5$ 、 $f = 500\text{MHz}$ ，则每秒钟里为外设中断服务的时间 t_{ser} 为：

$$\begin{aligned} t_{\text{ser}} &= I_N \times n_{\text{int}} \times CPI / f \\ &= (20 \times 0.5/4 \times 10^6) \times 5 / (500 \times 10^6) \text{秒} \end{aligned}$$

CPU用于外设的时间占整个CPU时间的百分比 P_1 为：

$$P_1 = t_{\text{ser}} / 1 = 20 \times 0.5 / 400 = 1 / 40 = 2.5\%$$





解答1 (2)

(2)已知DMA每次传送数据块为5000字节、外设的数据传输率 r 为5MB/s，则每秒钟进行的DMA次数为：

$$n_{\text{DMA}} = r / 5000\text{B} = (5 \times 10^6) / 5000 = 1/1000 \times 10^6 \text{次}$$

已知DMA预处理和后处理的总开销 f_{ovd} 为500个时钟周期、 $f=500\text{MHz}$ ，则每秒钟里为外设处理的时间 t'_{ser} 为：

$$t'_{\text{ser}} = n_{\text{DMA}} \times f_{\text{ovd}} / f = 1/1000 \times 10^6 \times 500 / (500 \times 10^6) \text{ 秒}$$

CPU用于外设的时间占整个CPU时间的百分比 P_2 为：

$$P_2 = t'_{\text{ser}} / 1 = 1 / 1000 = 0.1\%$$





解答2 (1)

(1) CPU中断间隔时间 t_1 为:

$$t_1 = 1 / (r_1 / 4B) = 8 \mu s$$

其中 $r_1 = 0.5 \text{ MB/s}$

已知 $I_N = (18+2) = 20$, $CPI = 5$, $f = 500 \text{ MHz}$, 则在该中断间隔时间 t_1 内, CPU用于外设I/O的时间 t_{ser} 为:

$$t_{\text{ser}} = I_N \times CPI / f = 20 \times 5 / (500 \times 10^6) = 0.2 \mu s$$

CPU用于外设的时间占整个CPU时间的百分比 P_1 为:

$$P_1 = t_{\text{ser}} / t_1 = 0.2 / 8 = 1 / 40 = 2.5\%$$





解答2 (2)

(2)已知DMA采用块传送方式，相邻两次DMA请求的间隔时间 t_2 为：

$$t_2 = 1 / (r_2 / 5000B) = 1000 \mu s, \quad \text{其中 } r_2 = 5 \text{ MB/s}$$

每一个DMA传送期间，CPU所开销的时间为：

$$t'_{\text{dma}} = N_c / f = 1 \mu s, \quad \text{其中 } N_c = 500$$

CPU用于外设的时间占整个CPU时间的百分比 P_2 为：

$$P_2 = t'_{\text{dma}} / t_2 = 1 / 1000 = 0.1\%$$






8.5 通道方式



通道的功能

- 通道是计算机系统中代替CPU管理控制外设的独立部件，是一种能**执行有限I/O指令集**（通道命令）的特殊功能的处理机
- 在通道控制方式中，一个主机可以连接多个通道。每个通道又可连接多台I/O设备，这些设备可具有不同速度，可以是不同种类
- CPU发送命令给通道控制器并启动通道，通道控制器执行内存中的通道程序进行I/O数据操作
- 当执行完通道程序的最后一条通道指令，则结束通道程序：通道向设备发出结束命令，同时向CPU发中断请求信号，并将通道状态写入主存
- CPU接到中断请求信号后，执行I/O中断服务程序，对通道作结束处理



通道控制器包括：

- 通道地址寄存器，类似于CPU中的PC
- 通道指令寄存器
- 设备地址寄存器
- 通道状态字寄存器

... ..



通道控制器 vs. DMA控制器

- 两种控制器硬件实现复杂
- 通道控制器执行通道程序完成I/O操作，而DMA控制器由硬件完成I/O操作
- 通道控制器执行通道程序完成初始化，而DMA控制器依靠CPU对其初始化
- 与DMA相比，通道能够连接更多的外部设备。





通道的类型

■ 选择通道（Selector Channel）

- ◆ 选择一台外设独占整个通道，以成组传送方式传送数据块，效率高，适合快速设备

■ 字节多路通道（Byte Multiplexer Channel）

- ◆ 简单的共享通道，分时处理，面向低、中速字符设备


■ 数组多路通道（Block Multiplexer Channel）

- ◆ 多个设备以数据块为单位交叉使用通道。是上两种方式的结合，效率高，控制较复杂





IBM 4300系统I/O结构





选择通道

- 选择通道（也称高速通道）每次从所连接的设备中选择一台设备的通道程序执行，该通道程序执行将独占整个通道。连接在选择通道上的多个设备，分时使用通道与主存按数据块方式交换数据
- 在一段时间内只能执行一台设备的通道程序，即在逻辑上只能连接一台设备，所以它只包含一个子通道





字节多路通道


- 主要用于连接大量低速设备，如键盘、打印机等
- 字节多路通道为每种设备分配一个很短的时间片，不同的设备在指定的时间片与通道建立连接，完成1字节数据传送
- 字节多路通道包括多个子通道，每个子通道服务于一个设备控制器，可以独立地执行通道程序。
- 每个子通道包括字符缓冲寄存器、I/O请求标志/控制寄存器、主存地址寄存器和字节计数寄存器。通常，每子个通道的有关指令和参数存放在主存固定单元中。当通道在逻辑上与某一设备连通时，就将这些指令和参数取出来，送入公共控制部件的寄存器中使用
- 在一段时间内能交替执行多个设备的通道程序





数组多路通道

- 数组多路通道是将数组选择通道传输速率高和字节多路通道能使各子通道(设备)分时并行操作的优点结合起来
 - ◆ 它有多个子通道，在逻辑上也可以连接多台设备
 - ◆ 在一段时间内可轮流执行多台设备的通道程序





本章小结

- 程序查询方式
- 程序中断方式
 - ◆ 中断处理过程、中断源的识别、单级中断、多级中断
- DMA方式
 - ◆ DMA传送过程
 - ◆ 三种DMA传送方式
- 通道方式
 - ◆ 选择通道
 - ◆ 字节多路通道
 - ◆ 数组多路通道





鲲鹏920处理器片上系统的设备与输入输出





鲲鹏920处理器片上系统的I/O概述

- 设备：除内核外的物理部件
 - ◆ I/O集群
 - ◆ 片上加速设备
 - ◆ 管理设备
- 基本的设备管理机制：PCIe系统拓扑
 - ◆ 片内集成设备+PCIe总线扩展片外附加设备





鲲鹏920片上系统的片上设备类型


■ 固件设备（Firmware Devices）

◆ 多种功能模式和系统参数配置，引导加载初始化

□ DDR存储器初始化

□ 系统地址译码和SERDES部件初始化

◆ BIOS和UEFI的运行时服务






鲲鹏920片上系统的片上设备类型

■ 平台设备（Platform Devices）

◆ 为系统服务的标准设备

- 管理系统所必须的系统设备控制器
 - SMMU、GIC、看门狗定时器.....
- 大多数系统都需要用到的对外通信接口
 - UART.....





鲲鹏920处理器片上系统的平台设备

平台设备	功能	数量
SMMU	实现地址变换和存储访问保护功能。在PCI Express I/O集群中配置的系统存储管理单元还支持ATS/PRI虚拟化功能	每个I/O集群配置一个私有的系统存储管理单元部件
中断翻译服务部件ITS	将MSI/MSI-X设备中断翻译为系统LPI中断并路由至不同的通用中断控制器转发器GICR	每个芯片配置了三个ITS部件
通用中断控制器转发器GICD	实现ARM通用中断控制器中断分发器 (Interrupt Distributer) 功能	从软件的角度看，全系统只有一个GICD，物理上由分布在每个晶片上的GICD部件组合而成
通用看门狗 (Watchdog)	实现看门狗定时器功能	对称多处理器系统只会看到一个看门狗
UART	实现通用异步收发器接口功能	每个芯片配置一个物理UART接口 软件可见的UART接口数量由固件定义
IMU消息通道	在应用 (AP) 和智能管理单元 (IMU) 之间交换信息	一组智能管理单元消息通道






鲲鹏920片上系统的片上设备类型

■ 片上附加设备（Add-on Devices）

◆ SOC内可以被类似功能的设备替换的部件


- 通常使用设备提供商设计的驱动程序
- 实现系统与外部互连通信
 - 网络接口卡控制器、USB控制器.....





鲲鹏920的通用中断控制器（GIC）

- 鲲鹏920 Hyper Interrupt Controller
 - ◆ 基于ARM GICv3的全局中断管理部件
- 组成：由系统中分布的多个部件组成的逻辑部件
 - ◆ GIC分发器GICD（GIC Distributer）
 - ◆ 中断翻译服务部件ITS
 - ◆ GIC转发器GICR（GIC Redistributer）
 - ◆ CPUIF（CPU Interface）
 - ◆ GIC CPU Interface




鲲鹏920的网络子系统

■ 鲲鹏920网络子系统组成

◆ Network Interface Controller (NIC)

◆ RoCE引擎
RoCEE



鲲鹏920的外存储子系统


■ 鲲鹏920外存储子系统

◆ 外部存储设备

◆ 内置的SAS控制器和SATA控制器

□ Serial Attached SCSI (SAS) 控制器

□ 对外接口侧：通过片内SERDES驱动的模拟差分信号线对与远端SAS/SATA设备交换数据



鲲鹏920 芯片

